## Intro

一个工具可以把任意格式转换成只有基础门电路的 .bench 格式

## 要求

需要 yosys 处理 verilog
需要 abc 进行逻辑综合

这两个程序请加入到环境变量