YuhangQ/atpg-ls
1
1
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
27 Commits 8 Branches 0 Tags
Go to file
Clone
Open with VS Code Open with VSCodium Open with Intellij IDEA
Download ZIP Download TAR.GZ Download BUNDLE
YuhangQ 73ab1d168a 按照stem翻转
2023-03-04 10:39:33 +00:00
ISCAS85
更新数据集
2023-02-24 12:08:28 +08:00
ITC99BENCH
更新数据集
2023-02-24 12:08:28 +08:00
report
修改了初始化电路
2023-02-24 16:01:09 +08:00
_c6288.txt
最初版本完工
2023-02-23 11:00:24 +08:00
.gitignore
更新 .gitignore
2023-03-02 07:21:46 +00:00
atpg
按照stem翻转
2023-03-04 10:39:33 +00:00
c432.bench
完成了读入部分和电路数据结构的设计和实现
2023-02-11 21:52:59 +08:00
c6288.bench
最初版本完工
2023-02-23 11:00:24 +08:00
circuit.cpp
按照stem翻转
2023-03-04 10:39:33 +00:00
circuit.h
按照stem翻转
2023-03-04 10:39:33 +00:00
cost.txt
传播状态独立，但是效果不好
2023-03-01 07:14:23 +00:00
crun
完成 flip 的逻辑
2023-02-19 19:42:50 +08:00
gate.cpp
传播状态独立，但是效果不好
2023-03-01 07:14:23 +00:00
ls.cpp
增加仿真的步骤
2023-03-04 10:28:39 +00:00
main.cpp
存在一些bug的传统版本
2023-02-26 03:47:26 +00:00
makefile
最初版本完工
2023-02-23 11:00:24 +08:00
new.txt
传播状态独立，但是效果不好
2023-03-01 07:14:23 +00:00
parser.cpp
无错误的增量式数据结构
2023-02-28 08:45:13 +00:00
README.md
first commit
2023-02-11 19:09:08 +08:00
res.txt
更高效的文件解析
2023-02-12 16:22:32 +08:00
simulator.cpp
增加仿真的步骤
2023-03-04 10:28:39 +00:00

README.md

The file is empty.
Description
No description provided
Readme 129 MiB
Languages
Verilog 49.1%
C++ 46.1%
Makefile 4.2%
Python 0.4%
Shell 0.2%